以下操作都基於 Docker 編譯環境，使用方法請參考原廠文檔《使用Docker 搭建X9 平台代碼編譯環境》。   1.下載 buildsystem git clone ssh://customer_c@isupport.semidrive.com:29418/x9c/buildsystem_X9

一、前言：      隨著第三代半導體問世以來，有越來越多SiC (碳化矽)功率元件導入在不同的應用之中，雖然第三代半導體功率元件具有耐高電壓，大電流及切換速度快…..等特性，但在設計驅動電路上亦有需要特別注意的地方。本文係介紹安森美onsemi的SiC Gate Driver IC 應用在Trac

一. Introduction介紹 本文將提供一些在進行 NXP i.MX RT1170 的 SDRAM Layout 時，遇到的實際範例；以及遇到狀況時的解決辦法或補救措施。 二. 實際範例 這裡先提供兩張錯誤示範的圖： 1. 下圖中的棕線是 SDRAM Data 的走線，藍色及紫色是走線對應的參

一. Introduction介紹 本文旨在介紹使用 NXP i.MX RT1170 時，在需要外掛 SDRAM 的情況下，Layout 上的一些細節以及注意事項； 首先先簡單介紹一下 SDRAM，這是一種很常見的高速記憶體，但它的性能和可靠性會直接影響到裝置的運行速度和穩定性。 在進行 SDRAM

DC-DC同步降壓電路設計是一種非常受歡迎與常見的降壓電路設計，而在DC-DC降壓電路設計中,目前業界可以分為傳統式分離式降壓設計與整合式降壓設計，本文主要為探討與比較DC-DC降壓電路中傳統式的分離式降壓電路設計與整合式降壓的電路設計之間優缺： 整合式降壓電路與分離式降壓電路設計的優缺點： 2.L

UP1727PDDA (WDFN3x3-10)PACKAGE為例說明。 uP1727 是一款具有內部電源開關的高效同步整流降壓轉換器。 固定 1.0MHzPWM 操作可實現最小的輸出紋波和外部組件尺寸   應用於: 電池供電的便攜式設備 11 WLAN 電源 FPGA/ASIC 電源    1、UP

高速設計已成為部分 PCB 設計的關注點，並且即將成為所有 PCB 工程師的關注點。自 TTL 以及更快的邏輯系列問世，工程師發現簡單的 PCB layout 佈局不足以保持訊號完整性。佈局不當時，這些高速系統會出現特殊的訊號完整性問題以及訊號速度下降。 對於資料速率適中、開關時間達奈秒級或更快的系

前言： 在前一篇博文”淺談AOS DRMOS 的LAYOUT (上)”，有提到三點DRMOS 在LAYOUT上需要注意的地方，這篇博文就讓我們繼續的來討論DRMOS 還有哪些在LAYOUT上，還需多加注意地點。 DRMOS 對於LAYOUT設計上，有著特別需要注意的要點，以下再提供三點說明: 1.D

在製作高頻電路板的時候，第一個問題就是波導結構的選擇。本篇介紹三種基本的傳輸結構： Microstrip Stripline Coplanar Waveguide（共面波導）      Microstrip：架構最為簡單，設計也簡單。但由於架構簡單，在相同的PCB基板條件下，能夠變化的物理參數不多，

第一篇   改進電路設計規程提高可測試性      隨著微型化程度不斷提高，元件和布線技術也取得巨大發展，例如BGA外殼封裝的高集成度的微型IC，以及導體之間的絕緣間距縮小到0.5mm，這些僅是其中的兩個例子。電子元件的布線設計方式，對以後製作流程中的測試能否很好進行，影響越來越大。下面介紹幾種重要