高速設計已成為部分 PCB 設計的關注點，並且即將成為所有 PCB 工程師的關注點。自 TTL 以及更快的邏輯系列問世，工程師發現簡單的 PCB layout 佈局不足以保持訊號完整性。佈局不當時，這些高速系統會出現特殊的訊號完整性問題以及訊號速度下降。
對於資料速率適中、開關時間達奈秒級或更快的系統，進行高速設計時，每一位工程師均應認真考慮訊號完整性設計。這些高速設計技術旨在確保不會出現能導致高誤碼率的偽缺陷訊號，整個電路板上的時脈流和串列或平行資料保持同步，並且 PCB 長走線中的傳輸線效應得到抑制。
由於許多高速系統都整合了無線功能或連接了外部類比系統，接地設計和疊層設計同樣很重要。高速設計的這些方面會影響電磁相容性要求和接地要求，因此工程師應精心設計其疊層。正確的疊層和接地策略將有助於系統透過電磁相容性檢查、抑制電磁干擾，並確保這些混合訊號系統中的訊號完整性。
Agenda:
1.Layout 對高速訊號線所造成的影響
2.佈線角度
3.佈線長度
4.零件周邊的佈線方式
5.多層板Layout 建議事項
6.盲孔和過孔注意事項
7.附錄
8.總結