2022 INTEL : 追求摩爾定律-現在和未來


圖1: Original graph from “Cramming more components onto integrated circuits” 1
圖片來自Gordon E. Moore, “Cramming More Components onto Integrated Circuits,” Electronics, pp. 114 – 117, April 19, 1965(作者提供)

1965年,Intel co-founder 戈登·摩爾(Gordon Moore)預測,晶元上的晶體管數量大約每兩年翻一番,成本上升幅度很小1.這個預測被稱為摩爾定律,如圖1所示。設備上的晶體管或元件越多,每個器件的成本就越低,而每個器件的性能也會提高。

在過去兩年中,由 COVID-19 大流行引發,世界數位化速度激增,而半導體行業及其創新推動了這種增強的轉型。

Intel CEO 派特·格爾辛格(Pat Gelsinger)分享道:“技術對人類來說從未像現在這樣重要。一切都在數位化,有四個關鍵的超級大國。無處不在的計算、雲到邊緣的基礎設施、無處不在的連接和人工智慧等超級大國將超越和改變世界。目前,INTEL看到對計算的需求沒有盡頭,更多的計算繼續推動行業進行更多的創新。例如,世界創建近 270,000 PB(即 27 x1019) 每天的數據2.我們預計,到本十年末,平均而言,我們所有人都將擁有 1 petaflop(1015每秒浮點操作數)的計算和 1 PB 的數據,距離不到 1 毫秒3.這種對越來越多的計算能力的需求是推動業界保持摩爾定律步伐的動力。

40 多年來,INTEL不斷創新,將越來越多的晶體管壓縮到越來越小的晶元上,並保持摩爾定律的步伐。在2010年代中後期,正如之前多次預測的那樣,該行業預測“摩爾定律已經死了”。套用一句名言,我覺得摩爾定律死亡的報導被大大誇大了。創新不會死,INTEL將一如既往地保持摩爾定律,通過創新——工藝、包裝和建築方面的創新。這將一如既往地是一個挑戰 - INTEL已經準備好迎接挑戰。


圖2:Transistor innovations over time
圖片來自: INTEL

今日創新:Process
INTEL在追求摩爾定律的基礎流程創新方面有著悠久而豐富的歷史,如圖 2 所示。INTEL工程師和科學家不斷面對——然後克服——物理學帶來的挑戰,即晶元上的特徵縮小到原子大小。憑藉高 k 金屬柵極技術、三柵極 3D 晶體管和應變矽等發明,INTEL始終如一地提供突破性技術,以跟上摩爾定律的步伐。到 2000 年代後期,隨著物理尺寸的不斷縮小,該行業意識到需要額外的創新領域,包括材料科學、新工藝架構和設計技術協同優化 (DTCO),以跟上步伐。

INTEL的下一個偉大的架構創新是 RibbonFET,這是我們對柵極全能 (GAA) 晶體管的實現,隨INTEL 20A 一起推出。RibbonFET是我們自FinFET以來的首個新晶體管架構。帶狀場效應晶體管以更小的佔位面積提供更快的晶體管開關速度和相同的驅動電流。同時,我們還提供PowerVia,這是業界首個背式供電架構。以前,電源來自晶元頂部,並與信號互連“競爭”。通過分離電源和信號,您可以更有效地使用金屬層,因為需要做出的權衡更少。這樣可以提高性能。下一代極紫外 (EUV) 光刻技術,即高數值孔徑或“高數值孔徑”,進一步提高了解析度和誤差減少,降低了工藝複雜性,提高了設計規則的靈活性。INTEL與 ASML 和其他生態系統合作夥伴密切合作,率先將這項技術投入大批量生產。

這些例子只是一個開始。在INTEL 20A 和INTEL 18A 推出帶狀場效應晶體管和 PowerVia 之後,新的後續工藝節點已經在開發中,可在功耗、性能和密度方面提供額外的收益。這些收益是通過多項創新實現的,包括後端金屬電阻和電容改進、晶體管架構和庫架構改進。正如我們在 2021 年 7 月所說,隨著我們實施這些創新和其他創新,我們預計到 2024 年實現晶體管每瓦特平價性能,到 2025 年實現領先地位。


圖 3: Package innovations over time
圖片來自: INTEL

今日創新:Packaging
包裝的作用及其對摩爾定律縮放的貢獻正在不斷發展。直到 2010 年代,封裝的主要作用是在主機板和矽之間路由電源和信號,並保護矽。那個時代的每一次演變——從引線鍵合和引線框架封裝,到陶瓷基板上的倒裝晶元技術,再到有機基板的採用和多晶元封裝的引入——都帶來了更多的連接。這些連接支持矽中的更多功能,這是摩爾定律擴展所必需的。包裝是實現摩爾定律好處的工具。(請參閱圖 3)。

展望未來,隨著我們進入先進封裝時代,我們看到封裝帶來了晶體管密度的提高。就連Gordon 自己也明白封裝的重要性,並在他最初的論文中說:“用更小的功能構建大型系統可能更經濟,這些功能是單獨封裝和互連的。4隨著我們進入先進封裝時代,這些2D和3D堆疊技術為建築師和設計師提供了進一步增加每個器件晶體管數量的工具,並將有助於摩爾定律所需的縮放。

例如,我們的嵌入式多晶元互連橋接(EMIB)技術允許設計人員在封裝中「塞入更多晶體管」,再次套用Gordon的話。這使得設計人員能夠遠遠超過單塊矽片的尺寸限制。EMIB還允許在封裝中使用來自不同工藝節點的矽,允許設計人員為該特定IP選擇最佳工藝節點。INTEL的Foveros技術建立了業界首個有源邏輯對邏輯矽堆疊功能,從而能夠在第三維度中添加邏輯晶體管。這兩項成就都代表了我們在每個封裝中提供越來越多的晶體管的顯著變化。當這些技術相結合時,可以實現前所未有的集成水準。例如,在老橋,我們將 47 塊矽片組合在一個封裝中,為先進封裝功能設定了新的基準。

我們即將推出的Foveros Omni和Foveros Direct將提供新的擴展、新的互連技術和新的混合搭配功能。Foveros Omni進一步將互連間距擴展到25微米,並增加了多個基座晶元的選項。與 EMIB 相比,密度增加了大約 4 倍,同時也擴展了我們混合和匹配基礎瓷磚的能力。Foveros Direct引入了無焊直接銅對銅鍵合,可實現低電阻互連和亞10微米凸塊間距。由此產生的互連能力為功能晶元分區開闢了新的視野,這是以前無法實現的,並且能夠垂直堆疊多個矽的有源層。隨著這些技術(和其他技術)進入市場,先進封裝將為設計師和建築師提供另一種工具,用於追求摩爾定律。


圖4:Major areas of research
圖片來自: INTEL

創新明天:Components Research
正如我之前提到的,我相信創新以及最終使用者的需求推動了摩爾定律。INTEL的元件研究專注於三個關鍵研究領域(見圖 4),為未來更強大的計算提供基本構建模組。我們正在進行完整的研究,這使我們有信心在未來十年或更長時間內保持摩爾定律。推動摩爾定律的未來創新僅受我們的想像力的限制。近日,在2021年IEEE國際電子設備會議(IEDM)上5,我們概述了未來創新的幾個領域。


我們研究的一個重點是擴展在同一領域提供更多晶體管的技術。這包括創新的光刻技術進步,如分子的定向自組裝(DSA),以提高線邊緣粗糙度和邊緣放置精度6.我們還研究只有幾個原子厚的新材料,以製造更薄的晶體管,縮小其整體尺寸。除了這些創新之外,我們還在建立可行的能力,將晶體管垂直堆疊在同一塊矽上,或者使用先進的封裝技術(如垂直介面間距不斷減小的混合鍵合)作為小晶元堆疊。有了新材料、晶體管架構創新、光刻突破和封裝發明作為自由度,設計師只會受到想像力的限制。

隨著我們通過擴展實現更強大的計算,我們需要為晶元帶來新功能並擴展其極限。通過集成新材料,我們可以更有效地提供電源並滿足對記憶體的更大需求。我們還在研究鐵電和反鐵電材料,它們可以基於不同類型的物理場保持其電荷狀態,而不必依賴低洩漏晶體管。我們發明瞭一種基於鐵電材料獨特物理特性的新型記憶體架構,通過使用一個接入晶體管和多個電容器並聯,可以顯著提高位密度。鐵電記憶體是緩存和主記憶體之間嵌入式密集記憶體層的有力候選者。

我們也在擁抱量子領域,不僅僅是以量子計算的形式,而是通過探索物理學和材料科學中的新概念,這些概念有朝一日可能會徹底改變世界的計算方式。摩爾定律的長期發展需要克服當前基於CMOS的計算的功耗要求的指數級增長7.為了繼續,需要在環境室溫下擴展在材料(稱為量子材料)中使用量子效應的超低功耗解決方案。2021年,在IEDM上,我們報告了超越CMOS器件研究的巨大里程碑:磁電自旋軌道邏輯器件的首次功能演示,其讀寫元件在室溫下正常工作。自旋軌道輸出模組和磁電輸入模組都集成在器件中,並通過施加的輸入電壓實現磁化狀態反轉。憑藉其實現更高功能多數門(與NAND和NOR門相比)的能力,形成超低功耗多數門的三個MESO器件可以實現一個1位加法器,否則需要28個CMOS晶體管8.


圖5:Moore Law number of transistor per device: past, present, future
圖片來自: INTEL

結論
摩爾定律預測,每個器件的晶體管數量將每兩年翻一番。摩爾定律一直由創新驅動。圖5顯示了我們展望過去、現在和未來時每個器件的晶體管數量。在最初的 40 年裡,收益主要來自INTEL流程中的創新。展望未來,收益將來自工藝和包裝方面的創新。INTEL的工藝將繼續提供歷史性的密度改進,而INTEL的2D和3D堆疊技術為建築師和設計師提供了更多工具來增加每個器件的晶體管數量。當我們期待高數值孔徑、RibbonFET、PowerVia、Foveros Omni 和 Direct 等創新技術時,INTEL看到創新永無止境,因此摩爾定律也無止境。

總之,當INTEL考慮所有各種工藝和先進的封裝創新時,有許多選擇可以繼續按照客戶要求的節奏將每個器件的晶體管數量增加一倍。摩爾定律只有在創新停止時才會停止,INTEL在流程、封裝和架構方面的創新有增無減。仍然毫不氣餒地實現到 2030 年在單個設備中提供約 1 萬億個晶體管的願望。


參考文獻:
1
G. E. Moore, "Cramming more components onto integrated circuits, Reprinted from Electronics, volume 38, number 8, April 19, 1965, pp.114 ff.," in IEEE Solid-State Circuits Society Newsletter, vol. 11, no. 3, pp. 33-35, Sept. 2006, doi: 10.1109/N-SSC.2006.4785860. (linked at Intel.com)

2According to IDC, 267,906 Petabytes of data are generated every day.

3Projection based on internal Intel analysis

4G. E. Moore, "Cramming more components onto integrated circuits, Reprinted from Electronics, volume 38, number 8, April 19, 1965, pp.114 ff.," in IEEE Solid-State Circuits Society Newsletter, vol. 11, no. 3, pp. 33-35, Sept. 2006, doi: 10.1109/N-SSC.2006.4785860.

5IEEE International Electron Devices Meeting (IEDM) is the world’s preeminent forum for reporting technological breakthroughs in the areas of semiconductor and electronic device technology, design, manufacturing, physics, and modeling. IEDM is the flagship conference for nanometer-scale CMOS transistor technology, advanced memory, displays, sensors, MEMS devices, novel quantum and nano-scale devices and phenomenology, optoelectronics, devices for power and energy harvesting, high-speed devices, as well as process technology and device modeling and simulation.

6Unlocking pitch scaling with EUV: complimentary EUV and DSA approach for multi-pitch grating definition, Eungnak Han, Gurpreet Singh, Tayseer Mahdi, Florian Gstrein, Intel Corp. (USA). [11326-25]

7https://www.src.org/about/decadal-plan/ Decadal Plan: Seismic Shift #5: ‘Ever-rising energy demand for computing vs. global energy production is creating new risk, and new computing paradigms offer opportunities to dramatically improve energy efficiency”.

8Proceedings of the IEEE (Volume: 101, Issue: 12, Dec. 2013). DOI: 10.1109/JPROC.2013.2252317

★博文內容參考自 網站,與平台無關,如有違法或侵權,請與網站管理員聯繫。

★博文作者未開放評論功能