一. 前言 大聯大集團針對 DDR 相關技術整理了一系列博文，其中也包含了 Micron DDR 的相關技術。下圖為詳細的博文索引架構筆者希望能夠透過這些博文協助大家更了解 DDR 的相關技術，未來筆者也會持續更新此系列的相關博文還懇請支持！而本篇博文會針對 DDR 相關技術索引架構中的 【ATU

圖1: Original graph from “Cramming more components onto integrated circuits” 1 圖片來自Gordon E. Moore, “Cramming More Components onto Integrated Circuits,

業界仰賴的板級扇出封裝 RDL(Redistribution Layer)是其成敗的關鍵 旺宏這幾年，因各項產品積極佈局於WLCSP新製程包裝及高偕產品之原故，進而加快導入RDL製程演進的步調，從PCN文件中即可嗅出端倪。 扇出型封裝是先進封裝最具代表性的技術之一，隨著其向多晶片、3D SiP等方向

英特爾技術藍圖揭露全新製程節點命名架構 Intel 在7月份時正式首次詳盡發表製程與封裝技術最新藍圖 ，全新的技術藍圖揭露新製程節點命名架構 ，以全新節點命名方式，為 2025 年之後產品注入動力，Intel 預期能加速部署全新製程與更先進封裝。 除首次發表全新電晶體架構 RibbonFET 外，尚

推進摩爾定律設限 3D封裝技術已成關鍵 隨著先進奈米製程已逼近物理極限，摩爾定律發展已難以為繼，無法再靠縮小線寬同時滿足性能、功耗、面積及訊號傳輸速度等要求；再加上封裝技術難以跟上先進製程的發展進程，因此三星、台積電、英特爾等晶圓代工巨擘紛紛跨足封裝領域，要借重先進的封裝技術實現更高性能、更低耗電量

近期 Intel 執行長 Bob Swan 大方承認自家 7nm 製程相較原先預計時程延後許多，但於近日舉辦的 Architecture Day 架構日活動當中，該公司仍舊針對目前 10nm 製程電晶體效能不如預期的問題，持續改進並提出多種解方。 ▲Intel 於目前已量產的 10nm 製程（應用於

淺談半導體先進製程 奈米製程是什麼 在現今電子製造的產業中，有能力將半導體製程推進到7nm以下的業者，僅剩下三星電子和台積電(量產部分)。 因此在先進製程的對抗，也就是這兩家業者之間的競爭，甚至可以說，誰能勝出，誰就有希望取得絕對的市場優勢。 那換句話來說你知道7nm、5nm、3nm到底是指什麼呢?

為什麼會產生Wafer warpage的情況呢? 為因應高速傳輸需求，車用IC的封裝方式逐漸由BGA轉變為MCM/SiP/CSP。由於多晶片封裝整合了多種晶片及主被動零件/PCB，各種材質所組合出的複雜的熱膨脹係數(CTE)。且在溫度劇變的汽車應用環境下其封裝體及焊接點非常容易產生翹曲變形，進而產生

FSM 製程的簡介 Power MOSFET在完成了前段Foundry FAB的製程後，緊接著還要在Top Metal上製作圖形化正面金屬(Front Side Metallization，簡稱FSM) 晶圓薄化並將背面鍍上金屬後(簡稱BGBM)，進行CP測試；完成測試後，再將晶圓(Wafer)切割

BGBM製程的簡介 BGBM為Backside  Grinding (晶背研磨) & Backside  Metallization (晶背金屬化)兩種連續性的製程縮寫，稱為晶圓背面研磨和晶背金屬化，又稱晶背金屬鍍膜製程，其成品Wafer產業內稱為 Back Side Metal (BSM) 簡單來