如果你在使用 DSC 時，發現 DSC 在 Debug mode 下可以正常運作，但是在自己製作的 PCB 獨立供電時，卻出現奇怪的行為，或是開機時 I/O 腳出現異常的波形，這很有可能是你的 VDD 電壓出了問題。下面會說明異常的原因與解決的方式。
問題的發生原因：
一般來說，供應 DSC 的電源，硬體上通常會設計使用 3.3V LDO 或是 Buck IC 的降壓轉換電路來產生。而為了消除 Layout 雜訊或有更大的關機保持時間，有時會在 DSC 旁或是降壓電路的輸出端加上很大的電容。若是降壓電路的輸出能力不足或是響應速度太慢，則會在本該平順上升至 3.3V 的 DSC 的 VDD 上量測到這樣的波形：
這是由於 DSC 開機後使用了不適當的初始化配置，使電源消耗遠大於供應 IC 能瞬間供應的電流，因此造成供應電源的電壓下降。
DSC 的正常電壓操作範圍在 2.7V 至 3.6V，為使 DSC 能夠正常運行在適當的電壓，DSC 設計有 POR ( Power on reset ) 電路。在開機的過程中，POR 電路在 VDD 電壓上升至 2.0V 時會使 RESET 拉至低電平，然後在 2.7V 時釋放，確保 DSC 可以在正常電壓運作。
若是在 POR 釋放後，電壓再次掉回 2.7V 以下，則可能導致 DSC 因供電不足而運作異常；如果電壓下降至 2.0V 以下，則有會觸發 POR 拉低，導致 DSC 二次啟動。這些情形有可能造成 DSC 出現不如預期的行為，因此一定要避免出現 DSC 在 VDD 超過 2.7V 觸發 POR 釋放後又掉至 2.7V 以下的情況。
解決方式：
要解決以上的問題，除了更換輸出能力更大或反應速度更快的供電 IC，也可以透過修改 DSC 的初始化程式來改善問題。在電源供應較弱的系統上，初始化的順序原則上要依照消耗小的到消耗大的功能依序啟用，並在必要時加上延遲時間。
可以按照下述的建議，嘗試改善 DSC 在啟動時因電壓下降造成動作異常的情形。
-
開機後可以先配置 I/O 相關的周邊，例如 GPIO、XBAR、EVTG ( AOI ) 等，使 I/O 腳設置為想要的狀態。這是因為 DSC 的腳位功能由 GPIO 模組控制，在 Reset 後所有腳除了 JTAG 以外，預設的配置皆為高阻抗輸入。當電路上沒有消耗時，很有可能被電路上的其他訊號透過寄生電容累積電荷，導致電壓上升，這會造成其他電路或 IC 讀取到 DSC 腳位上的累積電荷，從而使電路工作不正確。
-
不要在一開機就將 PLL 初始化，這時核心會透過內部震盪器來運作，減少電流的消耗。可以運行連續的 NOP 指令來延長這段時間，直到電源穩定。
-
在執行完 I/O 初始化和連續 NOP 指令後，可以啟用 PLL，連續 NOP 指令的數量可以依情況調整，要確保 VDD 不會在啟用 PLL 後再下降至 2.7V 以下。
-
完成 PLL 配置後，先進行類比周邊 ( 如 ADC、CMP、DAC 等 ) 以外的周邊配置，依序啟用各周邊的時鐘並對各周邊的暫存器進行設置。需要注意的是，如果該周邊的時鐘並未被啟用，暫存器是無法被寫入的。
-
接著將類比周邊由消耗輕至重依序配置，以下是各類比周邊的消耗電流：
-
CMP : high speed 模式下，每個 CMP 消耗為 0.3mA
-
OPAMP : high speed 模式下，每個 CMP 消耗為 0.5mA
-
DAC : 消耗電流約 3.2mA
-
ADC : 總消耗電流約 5mA
按照以上的方式，使 DSC 在電壓較穩定時才開始增加供電電流。這時轉換電路工作已經穩定，就不易發生電壓掉到正常工作範圍外的情況了。
參考文件:
MC56F83XXX Datasheet
評論