请问FOC中影响电流采样的延迟源有哪些？

延迟源分为外部硬件延迟和内部软件延迟，部分寄生参数也会导致信号延迟

在双电阻采样的电机驱动FOC控制中，采样点设置为驱动桥下管打开的中间时刻。注意，这里是驱动桥下管打开的中间时刻，而不是MCU输出的PWM周期中间时刻。因为从MCU计算生成PWM到电流信号送入MCU的ADC模块，这个典型的驱动拓扑中，存在多达七个延迟源。这些延迟将叠加在一起，产生的影响是：实际输出PWM波形滞后于MCU计算预期输出的PWM波形，按照这个计算，相电流采样点需要滞后于MCU计算预期输出的PWM波形的中间时刻。

1. PWM 死区时间插入，延时100ns-2us；

2. 到预驱的光耦隔离，延时40ns-300ns；

3. 预驱开关延迟，延时约 50ns；

4. MOSFET 开关时间，延时100ns-1us；

5. 放大器延迟，延时1us；

6. 低通滤波器延迟，延时1-2us；

7. ADC 延迟，50ns-200ns；