基于 NXP LPC4370 的 LPCLINK2 通用型调试器方案

调试器 - Debugger,是 MCU 开发中必不可少的工具,其主要有以下两大功能:

  1. 程序下载

每颗 MCU 出厂时,用于存放代码的存储空间都处于擦除状态,必须通过调试器将应用程序编译结果下载到其中,才能实现产品功能。

  1. 程序调试

代码下载进 MCU 之后,为了验证代码功能的正确性,需要查看代码执行时,CPU 内核和外设控制/配置寄存器以及状态寄存器和数据寄存器,当然还包括存储在 SRAM 和 EEPROM 中的算法和控制过程的中间/临时变量和最终计算结果等。

本调试器方案是基于 NXP LPCLINK2 基础上,进行优化更新的新版本,是一款可扩展、独立运行的硬件调试器,可使用各种可下载的固件映像来支持各种开发工具和 IDE。可以使用的固件包括 Segger 的板载 J-Link,CMSIS-DAP。功能上新增了 UART 串口调试模块,便利性上添加了一个 2.54mm 间距的 10pin 插口和一个 2.54mm 间距的 20pin 插口。不仅支持 NXP 绝大部分的 MCU,而且也支持市面上其他非 NXP,支持SWD和 JTAG 标准接口的其他 MCU。主芯片频率高,工作效率高。

同时也可以用作 LPC4370FET100的评估板,可用外设丰富(有 ADC、UART、I2C、SPI 以及其他多个 I/O 口支持的功能),功能强大,使用便利,是产品开发调试器很好的一个选择。

硬件设计要点:
1. 主控选择 LPC4370FET100 高性能 MCU,无论是用作调试器还是 LPC4370FET100 开发板效率大大提升,具体参数如下

  • 有 2*Cortex-M0+Cortex-M4 三内核
  • 运行频率可以高达 204MHZ
  • 无内部 FLASH,内部282 kB of SRAM
  • 主控封装是 TFBGA100(100pin BGA 封装)
  • 支持 USB
  • 支持以太网接口

主控框图如下


2. 外部引脚

该方案有多个接口,10pin 1.27mm 标准 SWD/JTAG 接口,20pin 和 10pin 2.54 间距标准 SWD/JTAG,20pin SWD/JTAG+ETM 接口,用作 LPC4370FET100 评估板的接口(一个基本外设接口,一个数字 I/O 接口,一个模拟ADC+其他数字信号接口)以及 UART 模块信号输入输出接口,并且引出 5V、3.3V 和 GND,需要时可以用作给目标 MCU 板供电使用。

3. 调试器电平兼容处理

调试器模块选择两颗 74LVC1T45、一颗 74LVC2T45 和一颗 74LVC8T245 电平转换器处理调试器和目标 MCU 连接接口,使 MCU 板输出到调试器板的信号和调试器板电平一致,使调试器板输出的信号和 MCU 板点平一致,增加系统的安全性。

4. UART 模块电平兼容处理

UART 模块选择一颗可调输出电压的 LDO(SGM2306-ADJ),使用 header 跳线的方式,将 1.8V、3.3V 和 5V 输出到 USB 转 UART 串口 IC 的 VCCIO 上, 同时预留一个可以将目标 MCU 板的电平直接送给 VCCIO 的接口,保证了 UART 模块工作电压和目标 MCU 板的电压相同,保证工作的安全性。

5. PCB 注意要点

PCB 为四层设计,第二层、第三层分别是地层和电源层。电源层为分割平面,分布三个电源,周围围一圈地防止外部信号干扰。PCB 画法采用最基本的画法,唯一难处在于 BGA芯片走线 5mil 线宽,5mil 间距,这个线宽和间距是最佳方案,常规 0.8mm 间距的 BGA 芯片都可以按这种走线规则走线。

特别需要注意的是晶振的处理,晶振必须紧靠 MCU ,尽量让晶振走线短。布完线晶振周围必须要围一圈地,防止外界干扰,这种干扰可能来自外界干扰信号或者 PCB 制造工艺等多种原因。晶振下面不能有任何金属,也就是晶振这个区域的所有层都不能铺铜,避免金属间产生电容对晶振造成影响。

因为调试器主控频率高,耗电大,会产生大量的热,PCB 要注意主控的散热。

 

场景应用图

sceneryUrl