大联大品佳集团主办的《Richtek DDR5 PMIC 解决方案在线研讨会》线上研讨会 已经结束，本次研讨会大联大品佳集团特邀在电源IC设计及IT产品电源方案设计拥有超过23年工作经验的技术专家以立锜科技的DDR5 PMIC为例，说明如何最佳化电源设计方案于DDR5 UDIMM及SO-DIMM及设计上的考量事项。同时在本场研讨会中，也让很多同行们发起了精彩的问答讨论，在此迫不及待跟大家分享。
视频回放+课件下载 + 中奖名单 >>>由此去
视频回放+课件下载 + 中奖名单 >>>由此去
 | RTQ5136可做动态调整是否有调整范围的 限制吗？ |
| RTQ5136目前最大可到2.5V。 |
| |
load transient测试条件 di/dt设定值是 ？ |
| SPEC DC+AC +/- 2.5%， Loading 10%~90%， di/dt=7A/us。 |
| | 电源的重要参数指标有哪些? |
| Ripple， Transient， Efficiency....。 |
| | 请问，Server DDR5 1 DIMM的最大功率大概多少，今天貌似只介绍了client DDR5 ？ |
| PM5000--SWA/B=5A， SWC=3A， SWD=5A， 对应立锜RTQ5119B PM5010-- SWA/B/C/D=3A，对应RTQ5119A 可洽Richtek@sacsys.com.tw 索取介绍投影片。 |
| | 抽载点在local还是remote 电容? local 与remote电容距离多远 ？ |
| 一般回授建议拉近端电容， DDR5远端晶圆和近端IC皆会埋电容 细节可参考JEDEC layout 0.9 version。 |
| | 除了NB以外，消费性电子DDR5会有整合DRAM和pmic的产品吗？ |
| NB/MB 皆会搭配到Power on DIMM DDR5。 |
| | 若使用RTQ5132，仍然可以调整电压吗? VID是否动态支援? 还是只能在出厂前烧好值？ |
| RTQ5136才可动态调整输出。 |
| | 若要OC ，请问HOST与 SPD跟PMIC之间的架构如何连接？ |
| MB Bias可透过I2C/I3C向SPD--> PMIC做沟通。 |
| | 这个和NB上的LPDDR有哪些区别？ |
| DDR5是全新架构， 第一次Power on DIMM。 |
| | 请问，目前DDR5 DIMM输入电压不是12V，而是5V么? |
| Sever的VIN是12V，而Client是5V。 |
| | 为何SEVER是4组输出~督戳来用在哪？ |
| VDD二组，VDDQ一组，VPP一组。 |
| |
JEDEC规范是国际规范么? |
| 是的， JEDEC协会与美光，三星，海力士以及Dell， HP共同议定DDR5规范。 |
| | 超频和芯片温升有多大关系？ |
| 频率约高为了抑制线损会提供电压，相对应损耗会使用PMIC温度上升。 |
| | 0.68uH效率最好，那么Voltage Ripple也会最小嘛？还是说效率好的电感值反而Ripple会变大？ Richtek DDR5 PMIC在EMI和EMC方面应注意哪些？ |
| 请洽品佳集团Richtek产品线企划人员做进一步讨论 Richtek@sacsys.com.tw。 |
| | voltage ripple的要求？ |
| 规范是要在VOUT的正负2.5%之内。 |
| | 主板怎么和DIMM上的PMIC配合来调压超频? |
| 透过BIOS来处理。 |
| | 请问效率高于JEDEC标准3 ~4%是在DCM 还是CCM ？ |
| DCM 和 CCM 都高于JEDEC的标准。 |
| | DDR5的功耗是否能够做到最小？ |
| DDR5 从 DDR4 1.2V进一步降低到1.1V，可以更好地控制功耗，较上一代的DDR4，可节省30%的功耗，更加省电。 |
| | PMIC如何支持超频？ |
| RICHTEK DDR5 PMIC 是符合 intel 超频的相关规范。 |
| | Richtek DDR5 PMIC超负荷了会保护吗？ |
| Richtek DDR5 PMIC会有OTP， OVP， UVP， OCP 等保护。 |
| |
对5V_DUAL INPUT电流有何要求？ |
| DDR5 power on DIMM， MB 5V_dual会高， 可参考记忆体模组厂商提供规格做估算。 |
| | 如何对DDR5记忆体模组电源进行验证? |
| JEDEC定义Ripple， load transient以及效率， 主要进行此3点确认PMIC是否符合规范。 |
| | 近期STUDY RICHTEK的POWER Solution，都有POWER GOOD的功能，想请问一下POWER GOOD的作用是什么？ |
| 当输出到达所设定之电压値时， 会发送讯号给系统。 |
| | SWA+SWB两组可以一起供电吗？有风险吗？ |
| 可以，不会有而外风险，因为SWA+SWB也是定义在JEDEC规范内，按照规格即可。 |
| | DDR5支持多路输出么？ |
| Client PMIC含了 3 buck and 2 LDO。 |
| | DDR5的电源功率一般是多大的？ |
| Client PM5100 SWA/B 4A(MAX)， SWC 1A(MAX)。 |
| | 对+5Vin的纹波噪声要求是多少？ |
| 针对VIN，JEDEC并没有特别规范，一般是会设定在5%之内。 |
| | PMIC5000 and PMIC5010整合了哪些POWER? 几组BUCK ？ |
| Sever部分有四组converter，二组LDO。 |
| | 请问如何更有利于散热？ |
| 效率的优劣也是决定PMIC温升要点，立锜PMIC效率会高于JEDEC标准3~4%以上。 |
| | 在极限超频下，DDR5的电压要在Power On时就超呀上去，如果PMIC在DIMM上，会不会来不及超DDR5的电压？？ |
| 因为DDR5速度会比DDR4更快， 若延续由MB提供电容，耗损的压降差可能会令MB更容易当机，所以协会才提出Power on DIMM的概念。 |
| |
DDR5 UDIMM及SO-DIMM在设计上主要有哪些差别? |
| 以power PMIC而言，U-DIMM和SO-DIMM电源规格一致。 |
| | PMIC5000以及PMIC5010差异在哪里？ |
| JEDEC PMIC5000 为HIGH Current， PMIC5010 为LOW Current。 |
| | DDR5所需的电源方案置于模组上，这样做是否会大幅增加成本？ |
| DDR5使用的成本确实会增加，但为了维持更高传递储存速度，维持电源品质 Power on DIMM是必须的。 |
| | 请问是否server 还有client都有对应产品？ |
| 有的，针对server的DDR5 PMIC，我们有RTQ5119A/B client的DDR5 PMIC，我们有RTQ5132(标准)及RTQ5136(超频)。 |
| | PMIC总共几种电源提供DDR5模组？ |
| Client PMIC含了3 Buck and 2 LDO。 |
| | 最佳化电源设计方案于DDR5 UDIMM及SO-DIMM及设计上的考量事项，是实例多大功率的？ |
| PM5100 SWA/B 4A(MAX)， SWC 1A(MAX)。 |
| | DDR5 PMIC中的关键技术有哪些? |
| 除了符合JEDEC要求外，立锜重视客户系统以及电路上的保护，所以在I2C设定上会有额外功能使得系统更为稳定， 细节内容可以参考今天投影片内容。 |
| | 电源芯片产生的底噪纹波是多大？ |
| 规范是要在VOUT的正负2.5%之内。 |
| | 电源中IC功耗可以到多少？ |
| IC IQ约为25uA以下。 |
| | 电源对于IC有什么性能要求？ |
| Client and Sever PMIC对应电源各自为5V和12V。 |
| | DDR5内存的出现对比DDR4内存主要哪方面明显提升？ |
| 将记忆体速度明显的提高外，同时也大大增加了记忆体容量。 且电压的部分，DDR5 从 DDR4 1.2V进一步降低到1.1V，可以更好地控制功耗，较上一代的DDR4，可节省30%的功耗，更加省电。 另外，电压转换将在DIMM上处理，不仅减少电压损耗，还可减少杂讯产生，让超频空间相较过去能有更大幅度的提升，带来更强大的运算能力。 |
| |
DDR5 和 DDR4 差异有那些？ |
| DDR5相对DDR4元件上会多了Power PMIC， Temp. sensor 可以透过今天的投影片，里面会有更详细介绍。 |
| | 记忆体模组电源有哪些自身优势? |
| 电压的部分，DDR5 从 DDR4 1.2V进一步降低到1.1V，可以更好地控制功耗，较上一代的DDR4，可节省30%的功耗，更加省电。 另外，电压转换将在DIMM上处理，不仅减少电压损耗，还可减少杂讯产生，让超频空间相较过去能有更大幅度的提升，带来更强大的运算能力。 |
| | 如何解决过流过压等电源相关问题？ |
| PMIC IC内部本身即含有OCP，OVP等功能，亦可透过通讯告知系统。 |
| | 有哪些成功案例？ |
| 目前询问客户非常的多，金士顿，美光，威刚，芝奇，十诠等国内外大厂都已经送样测试完成。 |
| | 怎样获取更多关于 DDR5 PMIC 的相关资讯和今天研讨会的回放资料？ |
 。 |
评论