淺談半導體先進製程 奈米製程是什麼

淺談半導體先進製程 奈米製程是什麼

在現今電子製造的產業中,有能力將半導體製程推進到7nm以下的業者,僅剩下三星電子和台積電(量產部分)。
因此在先進製程的對抗,也就是這兩家業者之間的競爭,甚至可以說,誰能勝出,誰就有希望取得絕對的市場優勢。

那換句話來說你知道7nm、5nm、3nm到底是指什麼呢?
又代表製程技術上,差異點在哪裡呢?
這就是我們今天要描述的重點『淺談先進製程(奈米製程)的差異』

FET製程種類

業界25nm以上,多數為(PlanarFET)平面結構方式。

目前三星和台積電的7nm和5nm製程,都是使用鰭式電晶體(FinFET)的立體架構。該製程的問世就是因為平面的微縮技術在25nm以下遇到瓶頸,
為了持續推進摩爾定律,同時改進電力損耗的問題,因此轉採用這種立體的架構。



然而製程發展到3nm將會是一個重要的技術分界點
為什麼3nm製程如此關鍵,最主要的原因就是當前的微縮製程走到3nm,將會面臨新的物理極限,除非改用新的結構,否則摩爾定律就很難再維持下去。
這項突破也就是GAAFET(Gate-All-Around,GAA)


製程剖面解說圖

首先,必須要先理解一下何謂GAA製程。
顧名思義,GAA就是整面都是閘極的意思,而這是相對於FinFET來說,因為在FinFET的架構中,金屬閘極只包覆了三面,而GAA則是全面性的包覆,一種環狀的結構。

而有別於側邊鰭片式的結構,Nanowire FET改以奈米線來取代,藉以增加更多的半導體電路,然後再以閘極來包覆奈米線,以提高對於電路的控制和穩定性;
而不同於Nanowire FET(GAAFET),Nanosheet FET(MBCFET)是使用更寬更薄的「sheet」來取代,但同樣也使用閘極來包覆。
這兩者各有優勢,但從量產的設備相容性以及難度來說,Nanosheet FET(MBCFET)似乎多了些青睞。

FinFET即將退場 3nm帶起新製程大戰

但使用突出鰭式設計的FinFET架構,到了3nm之後也將面臨微縮的問題,過細的鰭片也將會遭遇電流控制的問題,
同時也會失去對某些電場效應的抗性(例如靜電),因此提出新架構就成了3nm製程的兵家之地。

以三星電子為例,日前公布的3nm技術內容裡就特別指出,將使用一種閘極全環(Gate-All-Around,GAA)製程為基礎的MBCFET架構。
而MBCFET則是多橋通道場效電晶體(Multi-Bridge Channel Field-Effect Transistor),並透過所謂的GAA製程來包覆。
從三星的技術說明會裡,它應該是一種Nanosheet FET(MBCFET)架構的技術。

使用新製程所生產的3nm晶片的效能也相當卓越,
從三星電子公布的測試資料顯示,相較於7nm製程,使用其MBCFET的3nm產品效能提升了35%,功耗則大幅下降了50%,同時面積也縮減了45%。
其躍進的幅度可說是十分驚人。

而反觀台積電,儘管沒有針對3nm技術有太多的說明,但台積電對於其製程微縮的能力依然非常有自信,
不僅表示3nm的研發正如期進行中,而且1nm的門檻目前看來也有望跨越。

就現階段來看,台積電則是全力推進5nm的製程量產化,且其目前使用的5nm製程為FinFET已有成熟且穩定的製程技術,
其中能強壓三星的關鍵在於,台積電擁有超高的生產良率,其製程耗損量減少,也就是高獲利的保證。

3nm時代 即將快速到來

從製程結構來看,3nm將是一個全新的世代,而作為新時代的開創者,它的優勢也完全反應在效能上。
從目前的進展來看,3奈米的實作和量產都已有了解決方案,剩下的只是時間和生產設備到位的時程問題。

至於市場會不會有人買單?
答案應該是非常肯定,當然是有,而且可能還會引起搶購,畢竟5G和AI應用的想像空間實在太大了,3nm晶片也只是剛剛好彌補了他們的需要。
這場科技大戰,將會是台積電與三星電子的主力戰場,但是可別忽略,Intel虎視眈眈的尾隨追擊。

全球半導體廠 製程演進週期表
雖然目前Intel只停留在10nm製程,但是看的懂半導體數據的專家們卻是很明白的說,Intel可是擁有足足領先台積電及三星電子的卓越能力。

Intel宣告5nm後 將重新奪回領導地位

這個『領導的地位』需要在這裡解釋一下,因為Intel 5nm時,台積電與三星電子至少都已進入3nm了,
不過台積電與三星電子只是名義上的製程,實際的電晶體規模密度卻是落後Intel一個世代,
換言之,Intel只是重新回到14nm之前,不擠牙膏的狀態而已。

★博文内容均由个人提供,与平台无关,如有违法或侵权,请与网站管理员联系。

★博文作者未开放评论功能