先進封裝製程WLCSP-Warpage Wafer 該如何克服?

為什麼會產生Wafer warpage的情況呢?

為因應高速傳輸需求,車用IC的封裝方式逐漸由BGA轉變為MCM/SiP/CSP。由於多晶片封裝整合了多種晶片及主被動零件/PCB,各種材質所組合出的複雜的熱膨脹係數(CTE)。且在溫度劇變的汽車應用環境下其封裝體及焊接點非常容易產生翹曲變形,進而產生可靠度問題,而且此一狀況不只出現在IC元件,電路板也都會遇到。

許多IC製程後期都會進行晶圓背面研磨(Wafer Backside Grinding),使晶圓薄形化,以利後續晶圓切割及封裝製程。在晶圓背面研磨(Wafer Backside Grinding)此道製程上較容易發生,所謂的Wafer Warpage ,因為目前多複合性晶背材質上,對於每種金屬的延展性皆不一同,故高溫研磨後的變化更多。

例如在智慧卡(Smart Card)應用上,必須將晶圓厚度由600~700 μm研磨到小於180 μm,手機應用及穿戴裝置甚至到車用規格應用更有可能研磨到小於50 μm。由於晶背研磨會產生應力(Stress)和翹曲(Warpage),如果晶圓應力過大,將會延伸到正面之元件區域造成毀損。

傳統上的製程方式

會在Wafer進行研磨->拋光->加做退火工法。也就是將Warpage Wafer 放進壓力烤箱中進行長時間烘烤,來達成釋放應力。因金屬材料的不同,也很難有效的使用同一烘烤參數來處理複合性背材。(烘烤時間從最短1~3小時,長則可達到36~48小時不等) 較浪費生產時間,且無法有效一至管理製程參數,成本上也相對高。
舊製程上Wafer Warpage會比較大


較新的製程方式


必須使用HF與HNO3混合液,進行矽濕式蝕刻製程,來消除晶圓應力及損傷層(Stress & Damaged Layer Removal)。此藥劑的配方比例,為每家設備商的商業機密,恕無法透漏。

矽晶圓應力消除製程有以下三大製程重點:

蝕刻均勻度(Etch Uniformity)
生產線連續製程之蝕刻均勻度值

製造之8吋自動化Wet Bench設備,進行矽晶圓蝕刻製程
製程結果顯示:經由槽體流場之特殊設計與改良,可以克服使用晶舟(Cassette)裝載晶圓之先天性限制,8吋矽晶圓蝕刻均勻度均可達到5%之內。由於晶圓蝕刻為批次製程,其單機台每月產能可達到40,000片,大大提高設備產能與降低生產成本

晶圓應力(Stress)和翹曲度(Warpage)消除
晶圓蝕刻前後之側視照片

矽晶圓背面研磨所產生之缺陷,一般包括:研磨損傷層(damaged layer)、晶體缺陷(Crystal Defect)和微裂痕(Micro-crack)等。經由矽濕式蝕刻製程,可以大大消除應力及損傷層,進而增加晶圓與晶片之強度。8吋晶圓蝕刻前後之照片,右邊為蝕刻前之晶圓,因其經過晶圓背研磨而產生翹曲,所以晶圓無法緊密貼於水平工作臺上。而左邊為經過蝕刻後之晶圓,由於晶圓應力和翹曲度已被消除,所以晶圓可以密合貼於水平工作臺上

微粗糙化蝕刻表面(Micro-Roughness Surface Etching)增加金屬沈積之附著力
晶圓表面在經過應力消除蝕刻製程後,使用SEM觀察之照片

在晶背研磨後,需要進行晶圓背面金屬沈積製程時,為了增加金屬沈積之附著力(Adhesion)。則可在蝕刻液中添加一些特殊藥劑,使晶圓在消除應力蝕刻後,其晶圓表面能夠具備微粗糙化(Micro-Roughness)特性,以增加金屬沈積時之附著力

★博文内容均由个人提供,与平台无关,如有违法或侵权,请与网站管理员联系。

★博文作者未开放评论功能