P3A9606JK 基本走線建議
•訊號走線長度應盡可能短（建議小於 8 英吋）。
•每條訊號走線上的電容負載應保持在 80pF 以下（50pF CLmax I3C 規格是理想的目標）。
•以上建議旨在確保任何反射的往返延遲小於 8ns（單次持續時間），從而使反射在驅動器處遇到低阻抗。
改善問題的幾決方案
- 上圖中的數字為走線長度的近似值（以英吋為單位）。
- 經檢測，BMC 側的電容負載 >200pF。
- 這兩個數字都超出了 P3A9606JK 的承載能力。強烈建議將 P3A9606 裝置移近 BMC/連接器，並縮短走線長度和電容容許值 (CL)。
模擬與建議
Issue Summary
2 個 P3A9606 並聯在 BMC 和 2 個 CPU 之間，走線長度約 20 吋。透過設定 OE=0 停用下側路徑。
工作通道（上側）上的訊號（BMC 和 P3A9606 之間的 SDA/SCL）電壓位準減半，P3A9606 輸出至 CPU0 的訊號異常。
模擬測試
下側頻道已停用
靠近 P3A 裝置的 30 歐姆串聯電阻
模擬結果
上部通道（棕色）受到影響。
下部 19 英吋長的傳輸線反射至節點交叉點。
輸出阻抗為 50 歐姆且走線長度為 4 英吋的 BMC 驅動器無法抑制交叉點的反射。
如果 30 歐姆靠近交叉點會怎樣?
- 它解決了大部分問題。 30歐姆電阻消除了下通道的大部分反射。
這設定功能是transmission line model 引起，而不是我們感興趣的點。
如果 BMC 輸出阻抗 = 30ohm 會怎樣?
- 它也解決了問題。具有強輸出阻抗的BMC抑制了交叉節點上的下側反射。
如果 P3A9606 側的 19 inch走線縮短至 10 inch會怎麼樣？
- 有所改善，但尚未解決
總結與建議
問題是由於長線（LC 槽路儲能）的反射導致的，而該反射已被禁用。
可以在正確的位置（靠近每個通道的交叉節點）插入一個阻尼電阻，或增強 BMC 驅動強度（<30 歐姆）。
進一步的改進點是盡可能縮短走線長度，以最大限度地減少 LC 槽路儲能的能量。
所有模擬均基於 PCB 的估算模型進行，可能並非 100% 準確。
參考來源