[AMD工程師在ISSCC上展示了他們的最新創新及如何實現了Zen 4c CPU核心]
在舊金山舉行的國際固態電路會議（ISSCC）。在這個活動中，來自學術界和工業界的團體聚集在一起，展示他們最新和最偉大的研究和發展成果。
根據會議節目顯示，許多新的固態電路、架構和處理器已經被揭示，以及更全面的性能評估。
AMD在ISSCC會議上發表了有關Zen 4c核心的論文，該核心在近年來的9004系列處理器或"Bergamo"以雲為重點的處理器中已經被使用。
以下探討AMD的ISSCC論文，以便為設計師提供更多有關Zen 4c核心的背景信息，以及AMD工程師如何實現它。
[為雲計算提供更多核心]
隨著更多的關注轉向雲計算，傳統的處理器設計方法開始變得過時，因為核心數量可能超過了單個核心的性能。相反，邊緣設備可以從一個小而強大的處理器核心中獲益。
(在需要低功耗的情況下，Zen 4c相比Zen 4核心能夠提供更強大的性能)
AMD希望Zen 4c核心能在這些市場上蓬勃發展。相比較較舊的Zen 4架構，Zen 4c完全兼容ISA和功能，使得在Zen 4和Zen 4c軟體之間進行轉換更加容易。
此外，Zen 4c採用相同的TSMC 5納米製程，更注重面積和功耗效率。
(Zen 4c核心的較小尺寸使每個晶片上可以容納更多的核心，從而在雲計算應用中提升了計算性能)
就功能而言，Zen 4c核心與普通的Zen 4核心非常相似，主要的差異在於L3高速緩存。相比之下，Zen 4c核心的L3高速緩存只有2 MB，而Zen 4核心則為4 MB。
然而，由於Zen 4c核心架構允許更多的核心，這種取捨是可以彌補的。
[面積優化設計]
為了支援高核心數的晶片，Zen 4c核心需要進行積極的優化。通過使用雙泵浦架構在一個時鐘周期內執行讀寫操作，Zen 4c核心在每個SRAM單元中減少了兩個晶體管。
這使得宏觀面積減少了40%，同時只降低了時鐘速度的20%
(由於轉向6T SRAM單元，AMD的工程師成功地通過放寬時序要求，將單個核心的尺寸縮小了35%)
儘管較低的時鐘頻率不一定是一件好事，但較低的時鐘頻率最終意味著每個核心的面積和功耗減少，因為漏電減少了50%，開關電容減少了25%。
最終，相比相同的製程節點，Zen 4c核心報告了35%更小的核心面積。
增加的面積效率最終使得AMD的工程師能夠在Zen 4c芯片上將核心數量翻倍，同時保持相同的L3緩存量，並且只增加了10%的總面積
(與Zen 4相比，Zen 4c核心提高了處理器晶片的面積和功耗效率，實現了更高的集成度)
Zen 4c晶片相比於Zen 4晶片，在計算應用中展示出9%的性能改進，顯示出該核心在計算應用中的有效性。在面積和功耗正常化後，Zen 4c相比於Zen 4架構顯示出25%和9%的改進，
為雲計算應用中更好且更高效的高核心數處理器鋪平了道路。
[低功耗計算效能]
對Zen 4c核心性能感興趣的設計師可以參考AMD EPYC 9004系列處理器或7000系列移動處理器來評估新核心的性能。從現在所知，可以看出Zen 4c核心在需要高效計算的應用中表現出色。
所有圖像由ISSCC與AMD提供並提供使用
參考來源