ST微控制器EMC設計指南

前言

市場對更高性能、複雜度和更低成本的持續需求，要求半導體行業開發採用高密度設計技術和更高時鐘頻率的微控制器。這會不可避免地增加噪聲排放和噪聲敏感性。因此，應用開發者現在必須在固件設計、PCB布局和系統層面應用EMC“強化”技術。本應用筆記旨在介紹 意法半導體微控制器的EMC特性和合規性，以幫助應用設計者獲得最佳EMC性能。

更多內容請註冊成會員並下載參閱附檔文件

1 EMC定義

1.1 EMC

電磁兼容性（EMC, ElectroMagnetic Compatibility）是指系統在受到其正常環境中存在的電磁現象干擾時正常工作以及不對其他設備產生電氣干擾的能力。

1.2 EMS

器件的電磁敏感性（EMS, ElectroMagnetic Susceptibility）水平是指對電氣干擾和傳導電氣噪聲的耐受能力。靜電放電（ESD）和快速瞬變脈衝群（FTB）測試用於確定器件在不理想電磁環境中工作時的可靠性水平。

1.3 EMI

電磁干擾（EMI, ElectroMagnetic Interference）是指設備產生的傳導或輻射電氣噪聲水平。傳導發射沿線纜或任何互聯線路傳播。輻射發射通過自由空間傳播。

2 意法半導體微控制器的EMC特性

2.1 電磁敏感性（EMS）

執行兩種不同類型的測試：

• 使用帶電器件測試（功能性EMS測試和閂鎖）：在干擾測試期間監測器件行為。
• 使用不帶電器件測試（絕對電氣敏感性）：在干擾測試後通過測試儀檢查器件的功能性和完整性。

2.1.1 功能性EMS測試

執行功能性測試測量應用中運行的ST微控制器的穩健性。基於簡單程序（通過I/O埠切換2個LED），通過2個不同EMC事件對產品施加干擾，直至發生失控情況（故障）。

功能性靜電放電測試（F_ESD測試）

在任何新的微控制器器件上執行此測試。通過單次正極或負極放電分別測試每個引腳。這樣可以對晶片進行內部故障調查，並為保護相關微控制器敏感引腳免受ESD的影響提供進一步的應用建議。

高靜態電壓具有自然和人為來源。一些特定的設備可以再現這一現象，以便在真實條件下測試設備。下文描述了設備、測試順序和標準。

意法半導體微控制器F_ESD合格測試使用表 1中給出的標準作為參考。

 F_ESD測試使用信號源和功率放大器在微控制器中生成高電平電場。絕緣體使用錐尖。將此錐尖置於接受測試的器件或設備（DUT或EUT）上，並施加靜電放電（參見圖 1）。

 

2.1.2 閂鎖（LU）

靜態閂鎖（LU）測試

閂鎖是指觸發寄生晶閘管結構的過載產生高電流消耗的現象，需要斷開電源才能恢復初始狀態.

過載可以是電壓或電流浪涌、電流或電壓變化率過大或任何其他導致寄生晶閘管結構開始自持的異常情況。

如果通過低阻抗路徑的電流的幅度或持續時間得到充分限制，閂鎖不會損壞器件。

此測試符合EIA/JESD 78 IC閂鎖標準。

真正的閂鎖是自持的，並在觸發後維持高電流狀態，直至器件的供電電壓被移除。如果僅觸發電壓被移處，大電流隨之終止，則認為僅僅誘發進入了暫時閂鎖狀態。

為評估閂鎖性能，需要對10個部分執行兩項互補的靜態閂鎖測試：

• 電源過壓（施加給每個電源引腳）模擬用戶在電源上施加瞬態過電壓的情形。
• 電流注入（施加給每個輸入、輸出和可配置I/O引腳）模擬應用導致施加給引腳的電壓高於最大額定值的情況，例如因振鈴導致某個輸入的電壓嚴重高於VDD或低於接地。

表 7顯示了閂鎖測試結果在ST數據手冊中的呈現方式。

 2.1.3 絕對電氣敏感性

執行此測試的目的是評估元件對ESD導致的破壞的耐受能力。

任何沒有通過該電氣測試程序的器件都會被視為失敗。

使用自動ESD測試儀，根據每種引腳組合，對每個樣本的引腳施加靜電放電（一個正脈衝後接著一個負脈衝，兩個脈衝間隔一秒鐘）。樣本大小取決於器件供電引腳的數目（3個器件 *（n+1），其中n = 供電引腳數目）。

通常模擬兩種模型：人體模型（HBM）和充電器件模型（CDM）。在生產測試儀上重新測試所有部件，確認靜態和動態參數仍然符合器件數據手冊（參見圖 6）。

在兩種模型中，部件在ESD干擾期間均不帶電。

此項測試符合 JESD22-A114A/A115A 標準。參見圖 6和以下測試順序。

 

2.2 電磁干擾（EMI）

2.2.1 EMI輻射測試

此測試符合IEC 61967-2標準。

它可以較好地評估應用環境中微控制器發出的輻射噪聲。它考慮了MCU晶片和封裝，後者會顯著影響器件產生的輻射噪聲。

一般而言，在給定的封裝系列中，越小的封裝生成的噪聲越小。

封裝生成EMI的水平從最高到最低依次為：

• SOP
• QFP
• TQFP
• FBGA
• CSP

在橫向電磁模式單元（TEMCELL或GTEM）中執行測試，通過將測試板旋轉90°，可以沿兩個方向測量輻射噪聲。

 

3 ST MCU設計策略和EMC特性

在新產品的初始規範中定義EMC特性，需要根據MCU的目標應用來鑑別EMC的約束規範。要了解在此處描寫的特性哪些在產品中內置了，請參見特定產品的數據手冊。

 

 

3.1 敏感性

3.1.1 欠壓復位（BOR）

BOR的目的是確保微控制器始終在其安全工作區內工作。就EMS而言，BOR的存在使MCU更穩健，當存在任何影響電源的外部干擾時，它確保應用能夠安全地恢復。

當VDD低於«最低工作VDD»時，微控制器的行為不再有保障。沒有足夠的電力用於解碼/執行指令和/或讀取存儲器。當VDD低於BOR值時，為防止不可預測行為，微控制器進入復位狀態（內部復位高電平）。有多個遲滯級別用於避免微控制器重啟時發生振盪。當發生BOR時，硬體置位。此位可用於恢復應用。

當VDD供電電壓低於VIT-參考值時，欠壓復位功能生成靜態復位。這意味著它為上電和掉電提供保護，確保微控制器處於復位狀態。

當MCU開始運行並消耗供電電流時，為避免寄生復位，壓降的VIT-參考值低於上電的VIT+參考值（遲滯）。

 

3.1.2 可編程電壓檢測器（PVD）

類似於BOR，此功能通過確保微控制器在電源受到外部噪聲干擾時的行為安全來改善EMS性能。

PVD也有不同值（高於BOR值約200 mV），在BOR導致復位前使能預警。然後，在達到PVD閾值時生成中斷，請求某些用戶操作等或準備讓應用在中斷程序中關閉，直至器件電源恢復到正常水平（參見產品數據手冊）。

 

3.1.3 I/O功能和屬性

儘管為防止損壞，集成電路數據手冊為用戶提供了保守的限值和條件，但對於硬體系統設計者而言，了解內部故障機制在某些情況下十分有用：可通過可通過高明的保護設計降低MCU暴露于于非法電壓和條件的風險。

由於定義故障時有大量變量發揮作用，因此不能對違反最大額定值和條件可能導致的所有損壞進行分類和預測：事實上，在施加過壓條件時，對器件的影響可能存在顯著差異，具體取決於批次間的過程變化、工作溫度、微控制器與其他器件的外部接口等。

在後面幾節中，將提供背景技術信息，以幫助系統設計者降低微控制器器件損壞的風險。

 

3.2 發射

3.2.1 內部PLL

一些ST微控制器具有嵌入式可編程PLL時鐘生成器，可以使用標準的3-25 MHz晶振獲得各種內部頻率（最高几百MHz）。通過這些方式，ST微控制器可與更便宜、中等頻率的晶振一起使用，並且仍能提供高頻率內部時鐘以使系統性能最大化。高頻時鐘源包含在晶片內部，不經過PCB（印刷電路板）走線和外部元件。這減少了應用的潛在噪聲發射。

PLL網絡還對CPU時鐘進行濾波，防止零星的外部干擾（短時脈衝波干擾）。

 

3.2.2 通用低功耗方法

低功耗振盪器

振盪器是一個主要的噪聲源。為減少其噪聲發射，對通過振盪器驅動的電流進行限制。

一些ST微控制器的主時鐘可通過來自多振盪器模塊（MO）的四種不同類型的源來生成。這使設計者能夠在成本、性能和噪聲發射之間選擇最佳平衡。下面按照從噪聲最大到最小的順序列出了時鐘源：

• 外部源
• 晶振或陶瓷諧振器
• 內部高頻RC振盪器

晶振/陶瓷振盪器

此振盪器系列的優點是微控制器的主時鐘精度非常高。必須通過選項字節從具有不同頻率範圍的5個振盪器中進行選擇，以減少消耗（請參見微控制器數據手冊了解關於頻率範圍的詳細信息）。在多振盪器的該模式下，諧振器和負載電容必須儘可能地靠近振盪器的引腳，以儘量減小輸出失真和起振穩定時間。負載電容值必須根據所選振盪器的不同做適當調整。

為避免振盪器啟動所需的延遲，這些振盪器在復位階段不停止。

內部 RC 振盪器

內部RC振盪器是最經濟高效的解決方案，缺點是頻率精度較低。其頻率處於個位數低MHz範圍。此模式下，兩個振盪器引腳必須接地。

工藝變化也會帶來一些不同批次之間的差異（20 - 60%）。

一些ST微控制器（請參見產品規格）內置工藝補償。此特性被稱為“可調內部RC”。測試操作期間有一個流程，用於分析工藝變化，並相應地校準內部振盪器。這可以將內部RC精度提高到1%

 

3.2.3 輸出I/O電流限制和邊沿時間控制

ST微控制器內置輸出緩衝區，為避免切換時產生寄生振盪，對它們的切換速度進行了控制。MCU設計在噪聲和速度之間實現平衡。

 

4.1 硬體

主要的噪聲接收器和發生器是印刷電路板（PCB）上的走線和接線，特別是靠近MCU的位置。因此，預防噪聲問題的首要措施與PCB布局和電源設計有關。

一般而言，MCU周圍的元件數量越少，抗噪能力越佳。例如，相比於內置存儲器電路，無ROM的解決方案通常對噪聲更敏感，同時也是更大的噪聲發生器。

4.1.1 優化後的PCB布局

噪聲主要通過走線和元件（在激發後相當於天線）接收和發射。當電流、電壓或電磁通量發生變化時，每個環路和走線均包含寄生電感和電容，會輻射和吸收能量。

由於MCU晶片的尺寸與EMI信號波長（在GHz範圍內，通常為mm對EMI信號的數十cm）相比很小，因此MCU晶片本身對EMI具有高抗擾性並且生成的EMI很少。因此，具有小環路和短接線的單晶片解決方案可減少噪聲問題。

PCB層面的初步措施是減少可能有的天線數量。在考慮連接到MCU的環路和接線（例如電源、振盪器和I/O）時應特別注意。振盪器環路以高頻率工作，因此必須特別小心

圖 18。

同時降低走線的電感和電容通常較為困難。實際經驗表明，在大多數情況下，電感是第一個要最小化的參數。

 

 

4.1.2 供電濾波

電路的所有部分都將使用電源，因此必須特別注意。供電迴路 必須去耦，以確保信號電平和電流不產生干擾。通過為電路指定一個共用節點，使用星形接線可以分離這些迴路，（圖 20）。

應將去耦電容置於離MCU供電引腳非常近的位置，以減小產生的迴路。它還應足夠大，以便在電壓不顯著升高的情況下，通過輸入保護二極體吸收來自MCU的寄生電流。可通過電解電容完板級褪耦（通常為10 μF至100 μF），因為此類電容中使用的介質可提供高電容容量。但是，這些電容在高頻率（通常高於10 MHz）時的特性類似於電感，而陶瓷或塑料電容在更高頻率時仍保持電容特性。例如，應使用0.1 μF至1 μF的陶瓷電容作為在高頻率工作的重要晶片的高頻供電褪耦。

 

4.2 ESD保護的處理預防措施

請參見應用筆記“靜電放電敏感性測量”（AN1181），獲取確定微控制器器件對ESD損壞的敏感性的詳細程序說明。

4.3 固件

ST網站上有針對本部分的專用應用筆記（AN1015）。

4.4 EMC相關機構的網站鏈接

• FCC：美國聯邦通信委員會 - http://www.fcc.gov
• EIA：電子工業協會 - http://www.eia.org/
• SAE：美國汽車工程師學會 - http://www.sae.org
• IEC：國際電工技術委員會 -http://wwwiec.ch
• CENELEC：歐洲電工標準化委員會 - http://ww.cenelec.be
• JEDEC：電子器件工程聯合委員會 - http://www.jedec.org

 5 結論

對於任何微控制器應用，必須在開發項目剛開始時考慮EMC要求。ST微控制器數據手冊中給出的標準、特性和參數將幫助系統設計者確定最適合給定應用的元件。必須採取硬體和固件預防措施以優化EMC和系統穩定性。

原廠網頁連結
STEMC