Epson 石英晶體振盪器和周邊電路設計指南 (上)

雜訊抑制電路設計方法

[前言]

在電子設備和通信系統的設計與配線過程中,必須審慎考慮石英晶體振盪器和其周邊電路相關設計注意事項和原則,方能獲得高品質優質振盪信號。作為信號源的核心,使用石英晶體振盪器總是被高度期待能夠得到高度精準度信號輸出,因此對來自電路板的高頻雜訊,總是謹慎以待。該電路在設計過程中需特別注意。以下相關設計注意事項說明,可以降低來自周邊電路的雜訊,特別是高頻雜訊對石英晶體振盪器輸出信號品質引響甚巨。

 

[幾種雜訊來源,來自石英晶體振盪器或其周邊電路]

首先,在圖1中,我們可概略標示出三種雜訊源,產生自石英晶體振盪器本身或其周邊電路。

  1. 來自電源線雜訊

  2. 來自時脈信號輸出端雜訊

  3. 來自石英晶體振盪器自身雜訊

 

通常所謂的“雜訊”,主要多是由這三種因素,累積而來。接著,我們將說明以上三種類型的雜訊源原因。


1.來自電源線雜訊

通常漣波或是交換式電源供應器所產生的雜訊,常會自電源路徑上所發射而出。這種雜訊會影響石英晶體振盪器的輸出。此外,也另須確保石英晶體振盪器所產生的漣波雜訊,不會偶合到電源路徑上。我們通實採用屏蔽方式來隔離雜訊源,提昇石英晶體振盪器輸出信號的穩定度。


2.來自時脈信號輸出端雜訊

輸出端雜訊源泛指因石英晶體振盪器輸出信號走線設計不佳,讓輸出時脈信號走線發生天線效應。時脈信號輸出端走線設計時,需考慮防止因設計不當產生天線效應時,所散射出的雜訊。


3.來自石英晶體振盪器控制IC雜訊

石英晶體振盪器控制IC雜訊,是指該振盪器內部IC或線路所產生的雜訊。為消除此雜訊時,需要確保穩定供電電源品質,使其輸出波形穩定,讓石英晶體振盪器在穩定條件下正常工作運行。這些雜訊源通常來自於上述原因,可以通過接後提到的電源線路和輸出線路降低雜訊設計,來提高整體電路和信號品質,並且降低雜訊。

上述的雜訊散射強度,和其通過電流大小和電流流經路逕成正比。因此,隨著電流量或電流流經路逕的阻抗降低時,相關雜訊散射強度亦會同時降低。 一般來說,電流和電流流經路逕的長度,存在著以下關連性,因為它與石英晶體振盪器及其周邊電路有關。

電流流量:                            電源線=石英晶體振盪器>時脈信號輸出走線

電流路逕大小:                    時脈信號輸出>電源線>>石英晶體振盪器

 

時脈信號輸出走線所產生的雜訊,對石英晶體振盪電路的影響最大,其次是來自電源端的雜訊。相較於以上兩種雜訊源影響,來自石英晶體振盪器內部IC的雜訊,影響甚小。

★博文內容均由個人提供,與平台無關,如有違法或侵權,請與網站管理員聯繫。

★博文作者未開放評論功能