該選用石英晶體元件？或石英晶體振盪器( Simple Package X’Tal Oscillator )?
文: 邱秉毅，服務於台灣愛普生科技股份有限公司，電子零件事業部。
傳統石英振盪器(SPXO)，主要是陶瓷基座內增加主動IC元件設計，使其外部無需其他周邊振盪電路設計即可達到特定振盪頻率輸出效果。選用通用型石英振盪器，其輸出訊號為CMOS方波訊號，即為系統所需0101…時脈訊號。
那麼應該在什麼情況下可以選用石英振盪器呢？首先確認所搭配的運算或控制晶片中，Reference CLK輸入端，是否符合具備振盪迴路的基礎元件？
當運算或控制晶片中有內建振盪電路必備的反向器(Unbuffered Inverter)與緩衝閘(buffer Gate)時，通常可支援成本較低的石英晶體元件(Crystal Resonator)，作為電路所需要時脈來源選項，如有遇到無法設計到特定電路所需要時脈信號品質時，這時挑選石英振盪器，將會是最簡單的電路解決方案。
相反當主晶片內部無內建上述反向器與緩衝器時，便僅能選用石英振盪器。以上相關訊息可由搭配的運算或控制晶片設計手冊，或參考電路中得知相關訊息。
傳統石英振盪器內部結構如下：
- 第一部 石英振盪器功能說明
愛普生石英振盪器於產品外觀上，可辨識，「頻率、零件批次生產日期」等製品基本資訊，(如圖二)，透視底座腳位定義皆不相同，其中包含 #1: /Standby、#2:GND、#3:OUT、#4:Vcc；當使用石英振盪器時，請注意零件置放的方向性是否正確，切勿反向放置。
石英振盪器電路設計的部分(如圖三)，我們簡單說明其周邊元器件功能
1.By-Pass Capacitor：VCC與GND間需設計By-Pass電容(通常為0.01uF或0.1uF)，可分別過濾來自電源路徑寄生的高頻、低頻雜訊，當輸入電壓源更佳，石英振盪器輸出信號品質將更穩定。
2.Output Load Circuit (負載電路):Output端無需增加負載電路(Load circuit)設計，此部分主要是晶振供應商為了模擬客戶端的電路設計時，來自電路路徑設計加上晶片內部所生成的負載電容，依特定條件進行性能測試專用，實際上PCB中負載已存在，故振盪電路設計無需另增加該電容於OUTPUT端。(通常CMOS輸出條件，CLoad=15pF max.，廣泛使用於石英元件供應商廠內功能測試條件)。
3./STANDBY：/STANDBY(省電模式)功能執行與否，端視系統晶片來進行控制，如IC端設計有需要時脈輸出(系統正常工作模式)或是不輸出(系統進入省電待機模式)的控制功能，則可利用GPIO設計對該腳位進行控制，請參閱圖四。
|
腳位狀態 |
內部振盪器狀態 |
Output Pin |
|
High |
振盪 |
輸出 (Enable) |
|
Low |
停止振盪 |
不輸出 (Disable) |
圖四. /STANDBY工作狀態說明
- 第二部 石英振盪器輸出信號測試項目
選用石英振盪器時，驗證實際板件特性測試時，會對以下重點指標，進行觀察和量測，
- 輸出頻率精準度(ppm)
- 輸出波形(Waveform)，其中包含振幅(Vp-p)、Tr/Tf、對稱性(Duty Cycle)等參數
- 相位抖動(Phase Jitter)* *此特性，通常僅限於高速網路或高速傳送信號等應用
其中各項參數規範，端視搭載的主控制晶片所需要REFCLK Requirements 規格進行判定 (如下圖和表一，參考範例)。
- 第三部 石英振盪器測試項目，和量測儀器設備
儀器設備如下，
石英振盪器測試項目：
- 頻率精準度(ppm)
採用主動式探棒搭配計頻器，對輸出頻率進行直接量測，
額定頻率中心值 = 10,000,000Hz , 電路板上頻率量測值 = 9,999,710Hz
頻率精準度(偏差) = [ ( 9,999,710Hz – 10,000,000Hz ) / 10,000,000Hz ] x 106 = - 29ppm
當Chipset REFCLK Requirements定義Phase Jitter規範時，如需要測試此特性時，台灣愛普生公司採用KEYSIGHT E5052B (Signal Source Analyzer)高精密儀器進行相關信號測試服務。
其中，如果待測頻率源為差動式訊號(LVPECL、LVDS、HCSL等)，測試時需增加Differential轉Single-end的Balun裝置。(Single end訊號無需Balun)。如下圖所示(diff-CLK) :
以上為石英振盪器相關測試說明，如有測試需求或測試問題時，可洽詢台灣愛普生公司各授權電子零件代理商，或是與我們聯絡。